نکته مهم در طراحی PCB تک لایه یا دو لایه در مدار رگولاتور سوئیچینگ

سلام خدمت همه شما مایکروالکامی ها. معمولا اگر به PCB دارای رگولاتور سوئیچینگ نگاهی بیندازیم، قطعات بدلایلی برروی یک لایه یا دو لایه چینش و مسیر کشی شده است. برای یک طراحی حرفه ای و درست باید نکات مربوط بهش را در نظر گرفت. در این مطلب به این موضوع پرداخته خواهد شد. پس با من تا انتهای مطلب همراه باشید. همچنین شما میتویند سایر مطالب من رو از این لینک مطالعه و بررسی کنید.

مقدمه

گاهی اوقات مثلا در کاربرد های توان پایین، مدار داری فضا و ابعاد کوچک می‌باشد. در این حالت نیازی به دولایه کردن برد برای حفظ فضا نیست چراکه فقط همین یک مدار وجود دارد. برای رگولاتور های سوئیچینگ بزرگتر، ابعاد بزرگتر قطعات و چینش آنها در حالت 2 لایه ممکن است از نظر تئوری فضای کمتری را اشغال کند اما ممکن است قرار دادن آن در یک جعبه یا محفظه را سخت تر کند.

هنگام طراحی و استفاده از رگولاتور ها با سایز متوسط که ممکن است ماسفت نیز داشته باشد، طراح این امکان را دارد تا با انعطاف بیشتری قطعات را روی برد بصورت 2 لایه چینش کند. زیرا در این حالت قطعات بزرگ وجود نداشته و سوالی که اینجا مطرح می‌شود این است که، آیا باید طراحی را بصورت تک لایه یا 2 لایه باشد؟ این انتخاب چه تاثیری بر عملکرد مدار خواهد داشت؟

همانطور که مشخص است، تاثیرات نویز و کوپلینگ در برد 2 لایه بیشتر خود را نشان می‌دهند. احتمالا بتوان طرح را با ابعاد کوچکتر طراحی کرده و تاثیر EMI برروی آن را کاهش داد. اما مسئله دیگری که بوجود می‌آید این است که اگر قطعات درست چینش نشود امکان ایجاد کوپلینیگ یا همان اتصال قوی به ضعیف بوجود آید. باید در این موضوع با دقت بیشتری تامل کرد که نویز چگونه و از کجا ایجاد می‌شود و  چه راه حل هایی وجود دارد.

نویز در برد های رگولاتور سوئیچینگ تک لایه و دولایه

تمام رگولاتور های سوئیچینگ در گره dv/dt و حلقه di/dt نویز تولید می‌کنند. برای توپولوژی های پیچیده تر مانند نیم پل/تمام پل گره سوئیچینگ می‌تواند بسته به اختلاف فاز بین FET های موجود در سوئیچینگ در مکان های مختلف جایگذاری گردد. اگر برروی برد، مدار اصلاح ضریب قدرت (PFC) وجود داشته و در شرایط بحرانی باشد، باعث ایجاد اسپایک های dV/dt می‌گردد. در هر صورت گره dv/dt محل حلقه di/dt را مشخص کرده و تعیین می‌کند که نویز چگونه می‌تواند در اطراف طرح منتشر شود.

مدار کاهنده ولتاژی که در زیر آمده است بخوبی نشان می‌دهد که این گره ها در کجا قرار دارند. مشابه همین نیز می‌تواند برای مدار بوست رسم گردد. گره سوئیچینگ و حلقه جریان مشخص شده، مکانی هستند که نشان می‌دهد در چه نقاطی بیشترین نویز منتشر می‌گردد.

طراحی بصورت یک برد تک لایه

در مثال مورد بررسی در این بخش از آی سی رگولاتور سوئیچینگ TP562201 شرکت  Texas Instruments استفاده شده است. حلقه فیدبک این رگولاتور از یک شبکه تقسیم مقاومتی برای تشخیص ولتاژ خروجی و تنظیم تایمر داخلی جهت راه اندازی ماسفت داخلی، استفاده شده است.

از اینکه این شماتیک را به لایه PCB خود منتقل کنیم، دو هدف داریم:

1. از رسیدن نویز dv/dt از SW_OUT به حلقه فیدبک جلوگیری شود.
2. از اینکه حلقه di/dt کوتاه باشد اطمینان حاصل کنیم.

در تصویر زیر یک نمونه طرح نمونه برای این شماتیک نمایش داده شده است. مسیر جریان از L1 به U1 بر می‌گردد.

مسیر حلقه فیدبک ممکن است نسبت به نویز کوپلینگ حساس باشد که در این کاربرد عدم حساس بودن آن بسیار مهم است. از این مسیر برای ریست کردن تایمر تک شات داخلی استفاده می‌شود تا ماسفت داخلی برای سیکل بعدی سوئیچینگ تحریک گردد. برای همین است که باید از بروز و تاثیر نویز برروی آن اقدام کنیم. در این مثال قرار دادن آن در لایه 2 و زمین کردن اطراف آن می‌تواند راه حل خوبی باشد. برای محافظت از تاثیر نویز سوئیچینگ ناشی از سلف L1 در این مدار، برای مسیر فوق الذکر 3 روش زیر وجود دارد:

1. مسیر کشی در لایه 2 و فاصله از L1 و SW_OUT
2. مسیر کشی آن روی لایه 1 و اطراف آن را پالیگان کنیم
3. مسیر کشی آن در لایه زیرین و احاطه کامل اطراف آن با زمین. اگر از این متد استفاده شود طبعا بهتر است خازن های خروجی را نیز در لایه زیرین قرار دهیم.

ملاحظات مدار رگولاتور در PCB دو لایه

برد های دو لایه با یک حلقه جریان در سمت خروجی برای چیدمان در دو لایه بسیار جذاب و طراح پسند اند. این طراحی بدلیل چیدمان قسمت LC در رگولاتور به اسم طرح تاشو یا Clamshell Design نیز معروف می‌باشد. شاید دلیل اصلی که از این طرح استفاده شود این است که باعث کنترل ظرفیت انگلی یا همان خازن سرگردان می‌شود. نتیجه این امر باعث کنترل برروی کوپل نویز سوئیچینگ در سایر بخش های مدار دیگر می‌شود.

________________________________________________________________________

بیشتر بدانیم:

خازن انگلی یا خازن سرگردان، در واقع یک خازن اجتناب ناپذیر و معمولا ناخواسته است که بین قطعه یا مدار الکترونیکی صرفا بدلیل نزدیکی آنها با یکدیگر وجود دارد.

________________________________________________________________________

در PCB دو لایه مشخص شده زیر که لایه بالا (Top Layer) فوکوس شده است؛ رگولاتور، سلف و خازن C5 برروی لایه بالا و سایر قطعات پسیو کوچک دیگر برروی لایه زیرین چینش شده اند.

لایه زیرین (Bottom Layer) این PCB در تصویر زیر مشخص است. با انتقال قطعات پسیو به لایه زیرین، باعث بهتر شدن حلقه فیدبک شده تا اندوکتانس کمتری داشته و کاملا شیلد می‌شود تا از تاثیر L1 برروی آن کاسته شود. مزیت دیگر این کار در SW_OUT می‌باشد. این مسیر نیز بطور کامل از حلقه فیدبک شیلد گردیده است.

نقطه ضعف این طرح این است که در برد میدان مغناطیسی بوجود خواهد آمد. با این اوصاف نمی‌توانیم مسیر های دیتا یا سیگنال را در لایه بالا یا کنار لایه زیرین مسیر کشی کنیم. دلیل دیگری که از لایه زیرین استفاده شده است، برای برقرای اتصال کلوین (Kelvin Coonection) برروی R1 و R2 می‌باشد. اساساً به عنوان بخشی از یک مدار فیدبک، می‌خواهیم مقاومت اتصال و تماس بین دو مقاومت R1 و R2 را تا حد امکان از بین ببریم. لذا قرار دادن این حلقه در لایه زیرین این آزادی عمل را در اختیار ما قرار می‌دهد.

نتیجه گیری

اگر اصول یاد شده در این طراحی بخوبی فرا گرفته شود، می‌توان آن را در طراحی هایی مانند مبدل سنکرون، مبدل های پیشرفته پل، مبدل تشدید یا مبدل های چند فاز نیز تعمیم داد. طراحی لایه ها در این موارد بدلیل وجود نقاط بیشتر برای انتشار نویز به سایر قسمت ها، پیچیده تر خواهد بود. با پیروی کردن از اصول کوپلینگ نویز که پیشتر ذکر شد، می‌توان در کنترل و کاهش نویز در طراحی و توپولوژی های قدرت و پیشرفته تر موفق شد.