





صفر تا صد حافظه پرسرعت DDR (اصول، طراحی و شبیه سازی) _ قسمت چهارم

صفر تا صد حافظه های پرسرعت DDR (اصول، طراحی و شبیه سازی)



<https://blog.microele.com>



 hosein-movahedian-attar

تاریخ انتشار ۲۲ اسفند، ۱۴۰۰ توسط حسین موحدیان عطار

سلام به همه همراهان **مایکروالکام**. همون طور که در جریان هستید در این سری از مطالب سعی می‌کنم تمام مقدمات لازم برای طراحی و شبیه ساز حافظه های DDR را با شما در میان بگذارم. در این مطلب نکات تکمیلی طراحی شماتیک و PCB مبتنی بر حافظه های DDR و شبیه سازی آن بررسی خواهد شد. پس با من تا انتهای مطلب همراه باشید. همچنین شما میتونید سایر مطالب من رو از **این لینک** و یا آدرس Linkedin من مطالعه و مورد نقد و بررسی



قرار بدید. خوشحال می شم هم از طریق Comment ذیل این پست و هم از طریق Email و [Linkedin](#) با من در ارتباط باشید.


مقدمه

در این بخش، واپسین نکات طراحی شماتیک و PCB برای حافظه های DDR را بیان می کنیم. مطالبی که در این قسمت به آن پرداخته خواهد شد شامل موارد زیر است:

1. باقی مانده ملزومات شماتیکی ترسیم حافظه های DDR
2. بررسی انواع ماژول های مبتنی بر حافظه های DDR
3. انواع توپولوژی های ترسیم PCB در اتصال DDR ها به Controller
4. ملاحظات جابجایی (Swap) پایه های DDR در ترسیم PCB آن


بررسی انواع پیکربندی سخت افزاری و پیاده سازی تراشه DDR بر روی برد

- دو ساختار کلی برای چیدمان DDR وجود دارد. ساختار حرکت جهشی "Fly By" و ساختار پوست حلزونی "Clamshell". در ساختار Fly By، چیدمان قطعات به صورت شکل زیر است:



نمونه چیدمان در ساختار Fly By برای DDR

- در ساختار Clamshell، چیدمان DDR ها به صورت شکل زیر است:






نحوه چیدمان در ساختار Clamshell برای DDR

توپولوژی Fly By سبب می‌شود که Routing ساده تر و Signal Integrity بهبود یابد ولی قیمتت مورد را افزایش می‌دهد. توپولوژی Clamshell دارای Routing دشوارتری است ولی برای جاهایی که ابعاد مورد کوچک بوده یا مشکل جا داریم مناسب‌تر است. با توجه به این که DDR ها در توپولوژی Clamshell پشت به پشت هم در دو طرف مورد می‌آیند، جای بسیار کمی جهت Via زدن و Routing وجود دارد. لذا مطابق استاندارد JEDEC امکان Mirror کردن برخی پایه‌های DDR در آدرس‌های آن‌ها وجود دارد. در جدول زیر می‌توان پایه‌های Mirror شده در DDR4 را مشاهده کنید. بدین ترتیب، صرفاً با یک Via می‌توان دو پایه آدرس را به DDRهای پشت و رو متصل نمود (پایه‌های BG0 و BG1 صرفاً زمانی می‌توانند Mirror شوند که BG1 در تراشه موجود باشد).

DRAM Pin (Mirrored)	DRAM Pin (Non (Mirrored)	Memory Controller Pin
A4	A3	A3
A3	A4	A4
A6	A5	A5
A5	A6	A6
A8	A7	A7
A7	A8	A8
A13	A11	A11
A11	A13	A13
BA1	BA0	BA0
BA0	BA1	BA1
BG1	BG0	BG0
BG0	BG1	BG1


توپولوژی Fly By

در شکل زیر می‌توان نحوه اتصال Address/Command/Controll را در توپولوژی Fly By برای DDR4 دید.



خطوط ADDR-CMD-CTRL با توپولوژی Fly-By برای DDR4

ساختار Fly-By برای کلاک DDR4 مطابق شکل زیر است.



ساختار Fly By برای کلاک DDR4


در جدول زیر می‌توان امپدانس، طول و فاصله Trace کلاک را برای DDR4 در توپولوژی Clamshell مشاهده می‌شود.

Units	(To R L4TT)	L3	L2(DRAM Breakout)	L1(Main PCB)	L0(Device Breakout)	Parameter
-	Stripline	Stripline	Stripline	Stripline	Stripline	Trace type
Ω	76±10%	90±10%	86±10%	76±10%	86±10%	impedance ZDIFF Clock differential
mil	6.0/6.0/6.0	4.0/5.0/4.0	4.0/4.0/4.0	6.0/6.0/6.0	4.0/4.0/4.0	Trace width/space/width
inches	1.0~0	0.75~0.35	0.1~0.0	4.0~0.0	1.5~0.0	Trace length



mil	20	20	8.0	20	8.0	Spacing in address, command, and control signals (minimum)
mil	30	30	8.0	30	8.0	Spacing to other group signals (minimum)
				-	7	Maximum PCB via count per signal

• همچنین برای Alert_n و Reset_n در ساختار Flyby به صورت شکل زیر عمل می‌کنیم




شمای Alert_n و Reset_n در ساختار Flyby برای DDR4

در جدول زیر می‌توان امپدانس، طول و فاصله Trace کلاک را برای DDR4 در توپولوژی Fly By مشاهده می‌شود.

Units	L4(To RTT)	L3	L2 (DRAM Breakout)	L1 (Main PCB)	L0(Device Breakout)	Parameter
-	Stripline	Stripline	Stripline	Stripline	Stripline	Trace type
Ω	39±10%	50±10%	50±10%	36±10%	50±10%	Single-ended impedance Z0
mil	6.0	4.0	4.0	7.0	4.0	Trace width
inches	1-0	0.75-0.35	0.1-0.0	4.0-0.0	1.5-0.0	Trace length
mil	8.0	8.0	4.0	8.0	4.0	Spacing in address, command, and control signals (minimum)
mil	20	20	8.0	20	8.0	Spacing to clock signals (minimum)
mil	30	30	30	30	8.0	Spacing to other group signals (minimum)
-		7				Maximum PCB via count

توپولوژی Clamshell

در توپولوژی Clamshell برای Address/Command/Control مبتنی بر DDR4، یک لایه جایگزین انتخاب شده و این سیگنال‌ها را در آن توسعه می‌دهیم. لذا همان طور که در شکل زیر می‌بینیم، FPGA در لایه رو و لایه‌های 1، 3، 5 و 7 به عنوان لایه‌های سیگنال‌های Address/Command/Control تراشه‌های موجود در لایه رو و لایه‌های 2، 4، 6 و 8 به عنوان لایه‌های سیگنال‌های Address/Command/Control تراشه‌های موجود در لایه پشت انتخاب می‌شوند.




لایه‌های سیگنال‌های Address و Command و Control در توپولوژی Clamshell برای DDR4

- در جدول زیر می‌توان ابعاد، طول و فاصله Trace‌های Address/Command/Control را برای DDR4 در توپولوژی Clamshell مشاهده می‌کرد.

Units	(To R L4TT)	L3	(L2(DRAM Breakout	(L1(Main PCB	L0(Device (Breakout	Parameter
-	Stripline	Stripline	Stripline	Stripline	Stripline	Trace type
Ω	76±10%	90±10%	86±10%	76±10%	86±10%	Clock differential impedance ZDIFF
mil	6.0/6.0/6.0	4.0/5.0/4.0	4.0/4.0/4.0	6.0/6.0/6.0	4.0/4.0/4.0	Trace width/space/width
inches	1.0~0	0.75~0.35	0.1~0.0	4.0~0.0	1.5~0.0	Trace length
mil	20	20	8.0	20	8.0	Spacing in address, command, and control (signals (minimum
mil	30	30	8.0	30	8.0	Spacing to other group (signals (minimum
-	7					Maximum PCB via count per signal

- ساختار Clamshell برای کلاک مطابق شکل زیر است.



ساختار Clamshell برای کلاک DDR4

توضیح


در توپولوژی Clamshell برای کلاک مبتنی بر DDR4، یک لایه جایگزین انتخاب شده و این سیگنال ها را در آن توسعه می دهیم. لذا در FPGA در لایه رو و لایه های 1، 3، 5 و 7 به عنوان لایه های سیگنال کلاک تراشه های موجود در لایه رو و لایه های 2، 4، 6 و 8 به عنوان لایه های سیگنال کلاک تراشه های موجود در لایه پشت انتخاب می شوند. در جدول زیر می توان امپدانس، طول و فاصله Trace کلاک را برای DDR4 در توپولوژی Clamshell مشاهده می شود.

Units	L6 VTT Stub	L5	L4	L3	L2	L1	L0 FPGA Breakout	Parameter
	Bottom	Bottom	Top	Upper inner	Lower inner	Upper inner	Upper inner	Layer ((recommended
Ω	76	86	86	90	90	76	86	Differential impedance Z0



Units	L6 VTT Stub	L5	L4	L3	L2	L1	L0 FPGA Breakout	Parameter
	inch	1.0	For mirrored case, L4 = L5; for non mirrored case, make as short as possible	0.85~0.45	L3+0.2	4.0~0.0	1.5~0.0	Length
mil	6.0/6.0/6.0	4.0/4.0/4.0	4.0/4.0/4.0	4.0/5.0/4.0	4.0/5.0/4.0	6.0/6.0/6.0	4.0/4.0/4.0	Width/space/width
mil	20	20	20	20	20	20	8.0	Spacing to addr/cmd/ctrl
mil	30	30	30	30	30	30	8.0	Spacing to other groups

- ساختار Fly-By و Clamshell برای داده (DQ و DQS و DM) مطابق شکل زیر است. همچنین در جدول زیر می‌توان ابعاد، طول و فاصله Trace های داده را برای DDR4 در توپولوژی Clamshell و Fly By مشاهده می‌شود.




ساختار Fly-By و Clamshell برای داده (DQ و DQS و DM)



Units	(L2 (DRAM Breakout	(L1 (Main PCB	(L0 (Device Breakout	Parameter
-	Stripline	Stripline	Stripline	Trace type
Ω	$50 \pm 10\%$	$39 \pm 10\%$	$50 \pm 10\%$	dq single-ended impedance Z0
Ω	$86 \pm 10\%$	$76 \pm 10\%$	$86 \pm 10\%$	dqs differential impedance ZDIFF
mil	4.0	6.0	4.0	(Trace width (nominal
mil	4.0/4.0/4.0	6.0/6.0/6.0	4.0/4.0/4.0	Differential trace width/space/width
inches	0.1~0.0	4.0~0.0	1.5~0.0	Trace length
mil	4.0	8.0	4.0	(Spacing in byte (minimum
mil	4.0	20	4.0	(Spacing byte to byte (minimum
mil	8.0	20	4.0	(dq to dqs spacing (minimum
mil	30	30	8.0	Spacing to other group signals ((minimum
-	2			Maximum PCB via count

- در شکل زیر می‌توان نحوه اتصال Address/Command/Controll را در توپولوژی Fly By برای DDR3 آمده است. همچنین در جدول زیر امپدانس، طول و فاصله Trace های Address/Command/Control برای DDR3 در توپولوژی Fly By قابل بررسی می‌باشد.




نحوه اتصال Address و Command و Controll در توپولوژی Fly By برای DDR3




Units	(To R L4TT)	L3	(L2(DRAM Breakout	(L1(Main PCB	(L0(Device Breakout	Parameter
-	Stripline	Stripline	Stripline	Stripline	Stripline	Trace type
Ω	39±10%	50±10%	50±10%	36±10%	50±10%	Single-ended impedance Z0
mil	6.0	4.0	4.0	7.0	4.0	Trace width
inches	1.0~0	0.75~0.35	0.1~0.0	4.0~0.0	1.5~0.0	Trace length
mil	8.0	8.0	4.0	8.0	4.0	Spacing in address, command, and control (signals (minimum
mil	20	20	8.0	20	8.0	Spacing to clock signals ((minimum
mil	30	30	30	30	8.0	Spacing to other group (signals (minimum
-	7					Maximum PCB via count

- برای Reset_n در ساختار Fly By به صورت شکل زیر عمل می‌کنیم.



شمای Reset_n در ساختار Fly by برای DDR3

- ساختار Fly-By برای کلاک DDR3 مطابق شکل زیر است.



ساختار Fly-By برای کلاک DDR3

- در جدول زیر می‌توان امپدانس، طول و فاصله Trace کلاک برای DDR3 در توپولوژی Fly By مشاهده می‌شود.



Units	(To RL4TT)	L3	L2(DRAM (Breakout	(L1(Main PCB	(L0(Device Breakout	Parameter
-	Stripline	Stripline	Stripline	Stripline	Stripline	Trace type
Ω	76±10%	90±10%	86±10%	76±10%	86±10%	Clock differential impedance ZDIFF
mil	6.0/6.0/6.0	4.0/5.0/4.0	4.0/4.0/4.0	6.0/6.0/6.0	4.0/4.0/4.0	Trace width/space/width
inches	1.0~0	0.75~0.35	0.1~0.0	4.0~0.0	1.5~0.0	Trace length
mil	20	20	8.0	20	8.0	Spacing in address, command, and control (signals (minimum
mil	30	30	8	30	8.0	Spacing to other group (signals (minimum
-	7					Maximum PCB via count per signal

برای یافتن اطلاعات دقیقتر به برگه اطلاعات قطعات DDR3 و DDR4 و مستندات مرجع طراحی PCB برای آن‌ها رجوع گردد.

استفاده از DDR4 Modules با کانکتورهای SODIMM و DIMM و XRDIMM

در بررسی‌های انجام شده مشخص شد که در ماژول‌های عمومی DDR4 که وظیفه افزایش SDRAM در Main board ها را بر عهده دارند، از ساختار افزایش Rank در DDR4 استفاده شده است. لذا با اضافه کردن چند عدد پایه CS می‌توان به حافظه‌های زیاده‌تر دست یافت. در این رابطه، برای مثال اگر ساختار تراشه‌های حافظه برای ما X16 بوده و حجم آن نیز 16Gb (2GB باشد، با 64 عدد خط داده، در هر Rank، می‌توان 8GB (64Gb حافظه به‌بود اضافه کرد. لذا اگر Rank حافظه را Quad-Rank انتخاب کنیم، 32GB(256Gb حافظه به‌بود اضافه شده است.

لذا می‌توان با استفاده از کانکتور SODIMM یا DIMM، یک ماژول حافظه، با ساختار تراشه‌های 16X و حجم حافظه 32GB را که Quad-Rank است، به‌راحتی به‌بود اضافه نمود.



سوالی که به وجود می آید این است که آیا کانکتورهای SODIMM و DIMM، تست های لرزش و شوک فیزیکی را با موفقیت پشت سر می گذارد؟

در تست هایی که بر روی این کانکتورها انجام شده است، گواه بر این است که این کانکتورها **استاندارد تست شوک 50-** **MIL-STD-202G Method 213B و استاندارد تست لرزش MIL-STD-202G Method 214A-50** را با موفقیت پشت سر گذاشته اند. علاوه بر این، در برگه اطلاعات کانکتورهای SODIMM، به استاندارد JESD22-B-102 در مونتاژ و قابلیت لحیم کاری، استاندارد J-STD-020C در مقاومت حرارتی حین مونتاژ و تست های مکانیکی لرزش و شوک توسط سازنده نیز اشاره کرده و موفقیت آن ها را تصدیق می کند.


به سبب این که تست های انجام شده بر روی خود کانکتور بوده و ماژول حافظه SODIMM در آن قرار داده نشده است، نمی توان به قطع یقین اعلام کرد که این کانکتورها به همراه ماژول نصب شده بر روی آن، قابلیت پشت سر گذاردن تست های شوک و ویبره را دارند. تحت این شرایط، ماژول هایی به بازار صنایع با شرایط دشوار (نظامی و صنعتی) وارد شده است که با نام های XRDIMM و RDIMM شناخته می شود. در ادامه به بررسی بیشتر آن ها می پردازیم.

معرفی ماژول های مبتنی بر حافظه DDR

در برخی از کاربردها به دلیل کمبود جا بر روی برد و یا به دلایل مختلف تجاری، نیازمند افزایش و کاهش حافظه بر روی بردها هستیم تا آن را برای خواست مشتری و یا شرایط و نیازمندی های کاری خاصی آماده کنیم. این امر مستلزم استفاده از ساختارهای ماژولار بر روی برد می باشد. عمومی ترین ساختار ماژولار برای حافظه های DDR، استفاده از انواع کانکتورها و ماژول های DIMM است. در جدول زیر به برخی از آن ها اشاره می شود.



شکل ماژول




NVDIMM

ویژگی

دارای حافظه Flash و خازنهای Backup که برق را برای DDR تا 72 ساعت تأمین کرده و با قطع طی این مدت، برق داده‌ها از بین نمی‌رود.

نام ماژول

NVDIMM




RDIMM


یک رجیستر بر سر راه آدرس و کلاک وجود دارد که ابتدا آن را رجیستر می‌کند و بعد بر روی DRAM می‌فرستد. لذا دیگر نیازی به رجیستر داده توسط کنترلر نیست.

RDIMM





شکل مازول	ویژگی	نام مازول
 LRDIM	ساختار همان ساختار RDIMM است با این تفاوت که برای DQ ها DQS های هر تراشه نیز یک بافر قرار داده است.	LRDIM
 VLP-RDIMM	همان RDIMM است با این تفاوت که ابعاد کوچکتری دارد و برای اتاق های سرور و کاربرد های کم جا مورد استفاده قرار می گیرد.	VLP RDIMM
 DIMM یا به اختصار UDIMM	همان RDIMM است ولی بدون رجیستر	UDIMM یا به اختصار DIMM



نام ماژول	ویژگی	شکل ماژول
Mini و RDIMM VLP Mini و RDIMM Mini UDIMM	همان ماژول‌های بالا در ابعاد کوچکتر و Dencity بیشتر. تعداد پایه این ماژول ها نسبت به SODIMM ها بیشتر است. دلیل تعداد پایه بیشتر نیز قابلیت اطمینان بالاتر در کاربردهای مخابراتی است.	 Mini UDIMM و VLP Mini RDIMM و Mini RDIMM
SOUDIMM یا همان SODIMM	SODIMM با ابعاد کوچک و تعداد پایه‌های کم برای کاربردهای چگال و فشرده همچون لپ تاپ	 SOUDIMM یا همان SODIMM



نام ماژول	ویژگی	شکل ماژول
RSODIMM	همان SODIMM است که عرض آن افزوده شده و دو عدد جای پیچ به آن اضافه شده است. لازم بذکر است که کانکتور آن همان کانکتور SODIMM است. مهمترین مزیت آن قابلیت استفاده برای کاربردهای شرایط سخت و تست شوک و ویبره است و عیب عمده آن نیز عدم امکان ایجاد پشته (non Stackable) با آن است. (ابعادی که در شکل می بینید، برای ماژول DDR3 است)	
XRDIMM	کانکتور این نوع کاملاً متفاوت با SODIMM و DIMM بوده و در زیر برد قرار دارد. علاوه بر آن دارای دو جا پیچ بوده که آن را برای کاربردهای شرایط سخت و تست شوک و ویبره مناسب می سازد. به دلیل قرارگیری پیچ ها در محل مناسب، امکان پشته سازی آن ها نیز وجود دارد. (ابعادی که در شکل می بینید، برای ماژول DDR3 است)	

همان طور که در دیده می شود با توجه به مزایای XRDIMM مانند ابعاد کوچک، گذراندن موفقیت آمیز تست شوک و ویبره، امکان پشته سازی و کاهش فضای موثر آن بر روی برد مادر، این ماژول انتخاب اول در بین تمام دیگر انواع ماژول های مبتنی بر DDR می باشد.



برای دریافت استاندارد ها و Pinout ساختار XRDIMM می توانید بطور مستقیم از طریق وبلاگ و یا ایمیل و LinkedIn با من در تماس باشید.

ملاحظات Swap پایه ها در شماتیک DDR4 با در نظر گرفتن Length match

ابتدا به تعریف عبارت "گروه بایت" که بارها در این بخش مورد استفاده قرار می گیرد، می پردازیم. گروه بایت در واقع همان Byte Lane است، ولی به جهت تطبیق با مستندات مرجع، با این نام قید شده است. در ساختار X4، گروه بایت شامل چهار بیت پشت سر هم که یک DQS دارند می شود. مثلاً بیت های Q0 تا Q3 یک گروه بایت هستند ولی Q2 تا Q5 با وجود این که پشت سر هم هستند، یک گروه بایت نیستند چرا که DQS آن ها یکسان نیست.

همچنین در ساختارهای X8 و X16، گروه بایت شامل هشت بیت پشت سر هم که یک DQS دارند می شود (لذا Q0 تا Q7 یک گروه بایت هستند ولی Q5 تا Q11 با وجود این که پشت سر هم هستند، یک گروه بایت نیستند چرا که دارای DQS یکسان نیستند). ملاحظات زیر در Swap پایه های مربوط به تراشه های DDR4 الزامیست.

- پایه های داده، آدرس و کنترل همگی می توانند در گروه بایت مربوط به خودشان Swap شوند. این برای DQS ها استثناء است و DQS ها الزاماً باید به پایه های از پیش تعیین شده متصل گردند. با توجه به این که برای ساختارهای X8 و X16 به هر 8 بایت یک عدد DQS تعلق می گیرد، لذا برای اتصال Byte Lane به یک دسته از پایه های FPGA لازم است پایه های DQS حافظه به یکی از انواع DBC یا QBC و یا GC پردازنده (با این اولویت که ابتدا GC، اگر موجود نبود QBC و در نهایت اگر هیچ کدام موجود نبود حتماً به DBC)، متصل گردند.
- بیت های داده داخل هر گروه بایت بدون محدودیت می توانند با یکدیگر Swap شوند. به تعریف گروه بایت دقت شود.
- پایه های آدرس و کنترل حافظه، برای اتصال به FPGA، در یک گروه بایت شناخته شده و در محل اتصال به بانک های در نظر گرفته شده برای DDR، بدون محدودیت می توانند بین یکدیگر Swap کنند.
- هیچگونه Swap بین پایه هایی که قید نشده است، امکان پذیر نیست.
- اگر بخواهیم طراحی برای XRDIMM به گونه ای باشد که ماژول های DDR مبتنی بر هر سه ساختار X4 و X8 و X16 را بتوان بر روی آن وصل کرد، باید Length Match را بر اساس X16 انجام داد (یعنی هر 16 بیت موجود در گروه بایت و DQS ها و DM های مربوط به آن ها را با هم Length Matching کرد) و Swapping را طبق ساختار X4 انجام داد. یعنی صرفاً اجازه Swap در بین بیت های موجود در یک گروه بایت چهارتایی X4 را داریم.



- مهم‌ترین موضوع در طراحی XRDIMM و یا ماژول مبتنی بر DDR با ساختار X16 این است که هیچ تفاوتی بین آن با X8 وجود ندارد و صرفاً تنها تفاوت این است که هر تراشه DDR دارای دو جفت DQS و دو عدد DM می‌باشد. به همین سبب باید Length match بین گروه بایت‌های 8 تایی صورت گیرد. همچنین اجازه Swap نیز صرفاً بین گروه بایت‌های 8 تایی داده می‌شود.
- اگر بخواهیم طراحی برای XRDIMM به گونه‌ای باشد که ماژول‌های DDR مبتنی بر هر دو ساختار X8 و X16 را بتوان بر روی آن وصل کرد، باید Length Match را بر اساس X16 انجام داد. یعنی هر 8 بیت موجود در گروه بایت و DQS ها و DM های مربوط به آن‌ها را با هم Length Matching کرد و Swapping را طبق ساختار X8 انجام داد. این بدان معنا است که صرفاً اجازه Swap در بین بیت‌های موجود در یک گروه بایت هشت‌تایی X8 را داریم.

جمع بندی

در این قسمت، آخرین نکات لازم برای طراحی شماتیک و PCB حافظه‌های پرسرعت DDR بیان شد. تقریباً نکته خاصی در زمینه طراحی و اصول این حافظه‌ها و ساختار داخلی آن‌ها باقی نمانده که در چهار قسمت اخیر، به آن اشاره نشده باشد. همچنین تمام ماژول‌های مرسوم مبتنی بر DDR را بطور کامل معرفی شد. در بخش آینده، تلاش می‌کنم طراحی یک مجموعه DDR3 را برای اتصال به یک FPGA بطور مثال از صفر تا صد با همدیگر انجام داده تا بطور کامل روال را ببینید و آماده ارائه بخش شبیه سازی این حافظه‌ها در نرم افزار Hyperlynx شوید.

امیدوارم از این آموزش کمال بهره را برده باشید. در صورت داشتن هرگونه نظر یا سوال درباره این مطلب یا تجربه مشابه اون رو در انتهای همین صفحه در قسمت دیدگاه‌ها قرار بدید. در کوتاه‌ترین زمان ممکن به اون‌ها پاسخ خواهم داد. اگر این مطلب براتون مفید بود، اون رو به اشتراک بگذارید تا سایر دوستان هم بتوانند استفاده کنند. شما میتونید سایر مطالب من رو از [این لینک](#) و یا آدرس [Linkedin](#) من مطالعه و مورد نقد و بررسی قرار بدید. خوشحال می‌شم هم از طریق [Comment](#) ذیل این پست و هم از طریق [Email](#) و [Linkedin](#) با من در ارتباط باشید. همینطور میتونید این مطلب را توی اینستاگرام با هشتگ [#microelecom](#) به اشتراک بگذارید و [پیج مایکروالکام](#) ([@microelecom](#)) و [LinkedIn](#) من رو هم mention کنید.