





صفر تا صد حافظه پرسرعت DDR (اصول، طراحی و شبیه سازی) _ قسمت سوم

صفر تا صد حافظه های پرسرعت DDR (اصول، طراحی و شبیه سازی)



<https://blog.microele.com>



 hosein-movahedian-attar

تاریخ انتشار ۱۴ اسفند، ۱۴۰۰ توسط حسین موحدیان عطار

سلام به همه همراهان **مایکروالکام**. همون طور که در جریان هستید در این سری از مطالب سعی می‌کنم تمام مقدمات لازم برای طراحی و شبیه ساز حافظه های DDR (حافظه های DDR3 و DDR4) را با شما در میان بگذارم. پس با من تا انتهای مطلب همراه باشید. همچنین شما میتونید سایر مطالب من رو از **این لینک** و یا آدرس LinkedIn من مطالعه و مورد نقد و بررسی قرار بدید. خوشحال می شم هم از طریق Comment ذیل این پست و هم از طریق Email و **LinkedIn** با



من در ارتباط باشید.

مقدمه

مطالبی که در این قسمت به آن پرداخته خواهد شد شامل موارد زیر است.

1. مفهوم دیگری در Timing سیگنال های DDR رو بیان می‌کنم که عملاً بدون دانستن اون، تحلیل پاسخ ها و نمودار های زمان بندی در شبیه ساینی تراشه های DDR غیرممکن هست. لذا پیشنهاد می‌کنم این بحث رو با دقت مضاعف پیگیری کنید.
2. در یک بحث تکمیلی، روش های محاسبات حجم حافظه و روش انتخاب تراشه مناسب DDR برای پردازنده Controller (مثل یک FPGA) رو بیان می‌کنم.
3. در مورد حافظه SPD موجود در ماژول های SODIM و DIMM صحبت می‌کنیم و محتویات اون رو شرح خواهیم داد.

یادآوری دسته بندی سیگنال های تراشه های DDR

برای مقدمه دسته های سیگنال مبتنی بر استاندارد JEDEC در حافظه های DDR در زیر بیان شده است.

- Data Group: Data Strobe DQS[0:8], Data Strobe Complement DQS[0:8], Data Mask [0:8], Data DQ[0:63], Clock Bits[0:7]
- Address and Command Group: Bank Address BA[0:2], Address A[0:15], Command Input RAS#, CAS# WE#
- Control Group: Chip Select CS[0:3], Clock Enable CKE[0:3], On-Die Termination ODT[0:3]
- Clock Group: Differential clock CK[0:5], CK#[0:5]

DATA	DATA STROBE	DATA STROBE COMPLEMENT	DATA MASK
[DQ[0:7]	DQS0	DQS#0	DM0



[DQ[8:15	DQS1	DQS#1	DM1
[DQ[16:23	DQS2	DQS#2	DM2
[DQ[24:31	DQS3	DQS#3	DM3
[DQ[33:39	DQS4	DQS#4	DM4
[DQ[40:47	DQS5	DQS#5	DM5
[DQ[48:55	DQS6	DQS#6	DM6
[DQ[63:56	DQS7	DQS#7	DM7
[CB[0:7	DQS8	DQS#8	DM8

مفاهیم نرخ داده، کلاک و پهنای باند در حافظه های DDR

در این حافظه ها همه چیز از فرکانس کلاک محاسبه می شود. برای مثال فرکانس Clock برای یک مجموعه حافظه DDR (با هر توپولوژی که دارد مثل Fly-By یا Clam-Shell)، اگر 200MHz باشد، نرخ داده دو برابر نرخ کلاک است و اگر بخواهیم پهنای باند آن را محاسبه کنیم، باید آن را در عرض باس داده (تعداد پین های داده مجموعه DDR) ضرب کرده و به 8 (عرض یک داده 8 بیتی یا به عبارتی عرض یک بایت) تقسیم کنیم تا عدد ما به Byte نرمالیزه شده و مشخص شود که مجموعه DDR ما، در هر ثانیه، چند بایت را در باس خود ارسال می کند.

مثال:

- Clock Frequency = 200MHz
- Data Rate = 400MT/s*
- Band Width = 40MT/s * 64 bits)/8 = 3200 MB/S**
- *MT/s = Mega Transfer per Second
- **MB/S = Mega Byte per Second

پارامترهای چند DDR

در جدول زیر، پارامترهای چندین DDR از استاندارد های مختلف (DDR2 و DDR3 و DDR4) و عرض داده 64bit آورده



شده است.

Standard	Clock Speed (MHz)	Data Rate (MT/S)	Band Width (MB/S)
DDR2-400	200	400	3200
DDR2-533	266.67	533	4266.67
DDR2-800	400	800	6400
DDR2-1066	266.67	1866.67	8533.33
DDR3-800	400	800	6400
DDR3-1066	533.3	16066	8533.33
DDR3-1866	933.33	1866.67	14933.33
DDR3-2133	1067.67	2133.33	17066.67
DDR4-1600	800	1600	12800
DDR4-1866	933.33	1866.67	14933.33
DDR4-2133	1067.67	2133.33	17066.67
DDR4-2400	1200	2400	19200

لذا رابطه بین Data Rate و Frequency یک حافظه DDR، به این صورت است که نرخ داده همواره دو برابر فرکانس کلاک حافظه است و باید دقت کرد که DQS ها، DQ ها و Clock با همین فرکانس کار می کنند. مثل همه تجهیزات، دوره تناوب برابر با معکوس فرکانس است. Unit Interval (که با UI شناخته می شود)، نصف دوره تناوب سیگنال است.

مثال

• اگر Data Rate = 800 MT/S باشد:

- Frequency of Clock (fCLK) = Data Rate / 2 = 800 / 2 = 400 MHz
- Clock Period (TCLK) = 1 / fCLK = 1 / 400 MHz = 2.5 nS

Clock و سیگنال های DQS یک فرکانس کار می کنند. Bit Interval نصف Period کلاک است. فرکانس DQ ها اما برابر با همان فرکانس Clock است.




- Bit Interval (DQ) = $TCLK/2 = 2.5 \text{ ns}/2 = 1.25 \text{ ns}$

زمان بندی 1T و 2T


زمان بندی 1T و 2T فقط کاربرد در باس Address و Command دارد. در زمانبندی 1T، با اولین لبه بالارونده کلاک، پین های Address و Command، زمانبندی می شوند. در زمانبندی 2T، Address و Command با دومین لبه کلاک، زمانبندی می شوند. توجه شود که در 2T، سیگنال های Control، همچنان نسبت به اولین لبه بالارونده Clock، زمان بندی می شوند.

1. 1T Timing

2. 2T Timing



DDR در 1T Timing



DDR در 2T Timing



محاسن و معایب 2T Timing

- بازدهی باس Address/Command را کاهش می‌دهد ولی در عوض، زمان Setup و Hold سیگنال را دو برابر کرده و دست طراح در آسودگی Routing را بازتر می‌کند.
- بطور مشخص، Setup و Hold سیگنال‌های Control هیچ فرقی نمی‌کند و هیچ مزیتی برای این سیگنال‌ها فراهم نمی‌کند.

پس یک موضوع کاملاً مشخص است و آن این که از هر مدل زمانبندی Address/Command ای استفاده کنیم، UI دسته سیگنال‌های Address/Command ممکن است متفاوت باشد. در T1 Timing، سیگنال‌های Address/Command/Control دارای UI برابر با نصف Period هستند. در T2 Timing، سیگنال‌های Address/Command دارای UI برابر یک period کامل و سیگنال‌های Control دارای UI برابر با نصف Period هستند.

- 1T Bit Interval (Add/Cmd/Ctrl) = TCLK = 2.5 nS
- 2T Bit Interval (Add/Cmd) = 2 * TCLK = 5 nS

خلاصه

برای شبیه سازی حافظه DDR، نیاز داریم بدانیم UI سیگنال‌های Address، Command، Clock، DQS، DQ و Control چند ns است. برای دانستن مقدار UI باید بدانیم منظور از Data Rate، Frequency و Bandwidth یک مجموعه DDR چیست. تا اینجا، به بررسی این مفاهیم پرداختیم و گفتیم که UI سیگنال‌های DQ، DQD و Clock و Control برابر با $\text{Period} \div 2$ بوده ولی برای سیگنال‌های Address و Command، بستگی به نوع زمانبندی آن‌ها در پیکربندی نرم افزاری DDR، مقدار UI متفاوت است.

- اگر زمانبندی 2T انتخاب شود، UI سیگنال‌های Address/Command برابر با Period خواهد بود و اگر 1T استفاده شود، UI سیگنال‌های Address/Command برابر با $\text{Period} \div 2$ خواهد بود.
- این که کدام زمانبندی برای سیگنال‌های Address/Command استفاده شود، به انتخاب برنامه نویس و طراح سخت افزار بستگی دارد و باید توجه داشت که هر کدام مزایا و معایب خود را دارد که در مورد آن مفصل توضیح داده شد.



انتخاب حافظه DDR مناسب

اندازه حافظه DDR به صورت استاندارد و توسط کمیته **استاندارد JEDEC** تعیین می گردد. حافظه های Industrial با حجم بالا به سختی یافت می شوند. این بخش از **استاندارد JEDEC 79-4B** استخراج شده است تا در انتخاب قطعه حافظه با میزان حافظه مشخص کمک رسان باشد.

2 Gb Addressing Table

Configuration		512 Mb x4	256 Mb x8	128 Mb x16
Bank Address	# of Bank Groups	4	4	2
	BG Address	BG0~BG1	BG0~BG1	BG0
	Bank Address in a BG	BA0~BA1	BA0~BA1	BA0~BA1
Row Address		A0~A14	A0~A13	A0~A13
Column Address		A0~A9	A0~A9	A0~A9
Page size		512B	1KB	2KB

4 Gb Addressing Table

Configuration		1 Gb x4	512 Mb x8	256 Mb x16
Bank Address	# of Bank Groups	4	4	2
	BG Address	BG0~BG1	BG0~BG1	BG0
	Bank Address in a BG	BA0~BA1	BA0~BA1	BA0~BA1
Row Address		A0~A15	A0~A14	A0~A14
Column Address		A0~A9	A0~A9	A0~A9
Page size		512B	1KB	2KB



8 Gb Addressing Table

Configuration		2 Gb x4	1 Gb x8	512 Mb x16
Bank Address	# of Bank Groups	4	4	2
	BG Address	BG0~BG1	BG0~BG1	BG0
	Bank Address in a BG	BA0~BA1	BA0~BA1	BA0~BA1
Row Address		A0~A16	A0~A15	A0~A15
Column Address		A0~A9	A0~A9	A0~A9
Page size		512B	1KB	2KB

16 Gb Addressing Table

Configuration		4 Gb x4	2 Gb x8	1 Gb x16
Bank Address	# of Bank Groups	4	4	2
	BG Address	BG0~BG1	BG0~BG1	BG0
	Bank Address in a BG	BA0~BA1	BA0~BA1	BA0~BA1
Row Address		A0~A17	A0~A16	A0~A16
Column Address		A0~A9	A0~A9	A0~A9
Page size		512B	1KB	2KB



جدول مشخص کننده اندازه حافظه DDR4 مبتنی بر استاندارد JESD79-4B

همان طور که در جدول بالا مشخص است، یک پارامتر به نام Page Size در استاندارد JESD79-4B موجود است. در واقع این پارامتر، مشخص کننده تعداد بیت ها در هر ردیف داده یا به عبارتی دیگر برابر با تعداد بیتی است که در بخش Sense Amplifiers قرار می گیرد. لذا اگر آدرس ستون 10 بیتی باشد، هر ردیف 1024 بیت (1Kbit) است. برای یک قطعه 4X تعداد بیت های آمده در بخش Sense Amplifiers یا به عبارتی اندازه Page Size برابر با $4Kbit = 1024 \times 4$ است. به همین ترتیب برای 8X مقدار Page Size برابر با 8K bit است. لذا روش اندازه گیری میزان حافظه از روی جدول بالا برابر با فرمول زیر است:

میزان حافظه = تعداد گروه بانک های موجود در حافظه × تعداد بانک های موجود در یک گروه × عرض ستون های بانک ها × تعداد ستون ها (که از روی خط آدرس ستون بدست می آید) × تعداد ردیف ها (که از روی تعداد خط آدرس ردیف ها بدست می آید)

برای مثال برای یک حافظه 4Gb 4X داریم

- Number of Row Address bits: A0-A15 = 16 bits Total number of row = $2^{16} = 64K$
- Number of Column Address bits: A0-A9 = 10 bits Number of columns per row = 1K
- Width of each column = 4 bits
- Number of Bank Groups = 4
- Number of Banks = 4
- Total DRAM Capacity = $64K \times 1K \times 4 \times 4 \times 4 = 4Gb$

به عنوان مثال دوم به تراشه MT40A256M16 رجوع می کنیم. در برگه اطلاعات این تراشه جدول موجود در شکل زیر آورده شده است:

Parameter	1024 Meg x 4	512 Meg x 8	256 Meg x 16
Number of bank groups	4	4	2
Bank group address	BG[1:0]	BG[1:0]	BG0
Bank count per group	4	4	4
Bank address in bank group	BA[1:0]	BA[1:0]	BA[1:0]
Row addressing	64K (A[15:0])	32K (A[14:0])	32K (A[14:0])
Column addressing	1K (A[9:0])	1K (A[9:0])	1K (A[9:0])
Page size ¹	512B / 1KB ²	1KB	2KB



جدول پیکربندی‌های مختلف تراشه MT40A256M16

همان‌طور که می‌بینید در پیکربندی X16 256Meg این تراشه دارای **دو گروه بانک بوده** که در هرکدام **چهار بانک** موجود است. **آدرس‌دهی سطرها 32 کیلو** و **آدرس‌دهی ستون‌ها یک کیلو** هست. از طرفی عرض ستون‌ها هم 16 است لذا حجم حافظه $32K \times 1K \times 16 = 8Mb \times 4 \times 2$ یا معادل 1MB است. به زبان ساده، دو گروه داریم که هرکدام چهار بانک دارند و هر بانک $32K \times 1K$ عدد خانه با حجم 16 بیت دارد. لذا تعداد کل بیت‌های حافظه 8Mb است.

توجه شود که تعداد خط آدرس روی تراشه به معنی این نیست که همه آن‌ها در آدرس‌دهی سطرها شرکت می‌کنند یا همه آن‌ها در آدرس‌دهی ستون‌ها استفاده می‌شود. برای این‌که بفهمیم چه تعداد خط آدرس در آدرس‌دهی سطر و چه تعداد در آدرس‌دهی ستون استفاده می‌شود، باید به برگه اطلاعات تراشه حافظه و جداولی همانند شکل 15 در آن برگه اطلاعات مراجعه کرد.


معیار اول انتخاب حافظه: بر اساس عرض ستون (4X, 8X, 16X) و میزان حافظه انتخاب می‌گردد

معیارهای مهم دیگر در انتخاب DDR4 آشنایی با عبارت Single-Rank، Dual-Rank، Quad-Rank و Dual-Die Package است. Rank بالاترین واحد منطقی است و برای افزایش ظرفیت حافظه مورد استفاده قرار می‌گیرد. اگر ما به حافظه DDR4 با ظرفیت 16Gb نیاز داشته باشیم به سه صورت می‌توان عمل کرد. استفاده از یک تراشه 16Gb و یا استفاده از دو تراشه 8Gb و یا استفاده از چهار تراشه 4Gb که در حالت اول فقط یک خط داده و آدرس داریم ولی تراشه گران‌تری را بر روی PCB قرار داده‌ایم.


در حالت دوم با استفاده از خطوط داده و آدرس مشترک و با استفاده از دو سیگنال انتخاب تراشه (CS-n) Chip Select کمی توسعه‌ی برد را سخت‌تر کرده ولی در عوض دو تراشه ارزان‌تر حافظه استفاده می‌کنیم. در حالت سوم هم با کاهش چشمگیر قیمت تراشه و استفاده از چهار CS-n می‌توان قیمت تمام‌شده را بسیار کاست ولی توسعه PCB بسیار دشوارتر است. حالت اول را Single-Rank، حالت دوم را Dual-Rank و حالت سوم را Quad-Rank می‌نامیم.

- لازم به ذکر است که در افزایش Rank یک حافظه، چهار دسته سیگنال به حافظه اضافه می‌گردد. این چهار دسته سیگنال عبارت‌اند از CS-n، ODT-n، CLKE-n، CLK-P,N که این سیگنال‌ها بین Rank ها مشترک نبوده ولی داده‌ها و آدرس‌های Rank ها باهم مشترک می‌باشند. برای تفهیم بهتر موضوع به دو شکل زیر، که مقایسه دو ماژول SODIMM با Rank یک و دو هست توجه بفرمایید.

مقایسه دو ماژول SODIMM با Rank



اتصال حافظه‌های DDR با عرض 8X به صورت Dual Rank






اتصال حافظه‌های DDR با عرض 8X به صورت Single Rank

در توضیح ماژول‌های DIMM مبتنی بر Quad Rank باید گفت که با توجه به این‌که جهت آگاهی از نحوه اتصالات پایه‌ها درون این ماژول‌ها مستندی در دسترس نبود، نمی‌توان گفت که چرا با وجود اینکه پایه‌های CS-2,3 در کانکتور آن‌ها وجود دارد، چرا بقیه پایه‌های لازم جهت افزایش Rank (مثل ODT-n و CLK_N,P و CLKE-n) برای Rank2,3 وجود ندارند. لذا این مورد و نحوه افزایش Rank به Quad Rank برای ما همچنان مجهول است. ولی از روی اسامی پایه‌های کانکتورهای استاندارد Quad Rank، حدس زده می‌شود که در حالت Quad Rank تنها نیاز به افزودن CS-2,3 بوده و بقیه پایه‌ها (مثل ODT-n و CLK_N,P و CLKE-n) با Rank0,1، مشترک هستند.

خلاصه

به‌طور خلاصه جهت افزودن Rank از حالت Single Rank به حالت Dual Rank، نیاز به افزودن چهار دسته سیگنال Cs-1 و ODT-1 و CLK1_N,P و CLKE-1 بوده ولی برای افزودن Rank از حالت Dual Rank به حالت Quad Rank، تنها کافی است دو سیگنال CS-2,3 به پایه‌ها اضافه گردد.

Dual-Die Package یا DDP زمانی رخ می‌دهد که در واقع از حالت دوم استفاده کنیم ولی دو تراشه در یک تراشه توسعه داده شده باشند. در این حالت برای هر Die موجود در تراشه یک CS مجزا، یک عدد CKE مجزا و یک عدد ODT مجزا خواهیم داشت. در شکل زیر تفاوت دو Rank مرسوم Dual-Die Package و Dual-Rank را مشاهده می‌کنید. در ضمن باید گفت برخی تراشه‌ها نیز دارای چهار عدد Die در درون خود بوده که به آن‌ها Quad-Die Package یا QDP می‌گوییم. نکته قابل تأمل این است که امکان استفاده از تراشه‌های DDP و QDP در درون ماژول‌های RDIMM و LRDIMM صرفاً وجود دارد و در بقیه انواع DIMM ها این امکان وجود ندارد، چراکه امکان Stack کردن تراشه‌ها وجود نداشته و در کانکتور بقیه انواع DIMM برای پایه‌های اضافه شده جهت DDP و QDP پایه‌ای تعبیه نشده است.



تفاوت دو Rank مرسوم Dual-Die Package و Dual-Rank

همان‌طور که در شکل زیر می‌بینید قطعه با شماره MT40A1G8 **شرکت Micron** که یک DDR4 از نوع DDP است، اعلام می‌کند که پایه‌های C0/CKE1, C1/CS1_n, C2/ODT1 جهت Stack کردن بکار برده می‌شوند و در برگه اطلاعات ماژول atf8c1gx64az شرکت Micron هم قید شده که C0/CKE1, C1/CS1_n, C2/ODT1 فقط در RDIMM و LRDIMM موجود می‌باشند.

همچنین در **برگه اطلاعات قطعه MT40A1G8** و همان‌طور که در شکل 19 که یک Monolithic Package است قید شده که پایه‌های C0/CKE1, C1/CS1_n, C2/ODT1 صرفاً جهت Stack استفاده می‌شوند. علاوه بر این حرفی از DDP بودن آن نزده و در هیچ کجای برگه اطلاعات به وجه تمایز DDP و Monolithic اشاره نکرده است. لذا استنباط می‌شود که این قطعه Monolithic باشد، که در غیر این صورت به آن اشاره می‌شد.



	1	2	3	4	5	6	7	8	9	
A	V _{DD}	V _{SSQ}	NF, NF/ TDQS_c				NF, NF/DM_n/ DBI_n/TDQS_t	V _{SSQ}	V _{SSQ}	A
B	V _{PP}	V _{DDQ}	DQS_c				DQ1	V _{DDQ}	ZQ	B
C	V _{DDQ}	DQ0	DQS_t				V _{DD}	V _{SS}	V _{DDQ}	C
D	V _{SSQ}	DQ4/NC	DQ2				DQ3	DQ5/NC	V _{SSQ}	D
E	V _{SS}	V _{DDQ}	DQ6/NC				DQ7/NC	V _{DDQ}	V _{SS}	E
F	V _{DD}	C2/ODT1	ODT				CK_t	CK_c	V _{DD}	F
G	V _{SS}	C0/CKE1	CKE				CS_n	C1/CS1_n	RFU/TEN	G
H	V _{DD}	WE_n/A14	ACT_n				CAS_n/A15	RAS_n/A16	V _{SS}	H
J	V _{REFCA}	BG0	A10/AP				A12/BC_n	BG1	V _{DD}	J
K	V _{SS}	BA0	A4				A3	BA1	V _{SS}	K
L	RESET_n	A6	A0				A1	A5	ALERT_n	L
M	V _{DD}	A8	A2				A9	A7	V _{PP}	M
N	V _{SS}	A11	PAR				A17/NC	A13	V _{DD}	N



پایه‌های آبی تیره که به‌عنوان پایه‌های اضافی *DDP* شناخته شده و در برگه اطلاعات به‌عنوان وجه تمایز *Dual Die Package* و *Monolithic Package* قید شده است




	1	2	3	4	5	6	7	8	9	
A	V _{DD}	V _{SSQ}	NF, NF/ TDQS_c				NF, NF/DM_n/ DBI_n/TDQS_t	V _{SSQ}	V _{SS}	A
B	V _{PP}	V _{DDQ}	DQS_c				DQ1	V _{DDQ}	ZQ	B
C	V _{DDQ}	DQ0	DQS_t				V _{DD}	V _{SS}	V _{DDQ}	C
D	V _{SSQ}	NF,DQ4	DQ2				DQ3	NF,DQ5	V _{SSQ}	D
E	V _{SS}	V _{DDQ}	NF,DQ6				NF,DQ7	V _{DDQ}	V _{SS}	E
F	V _{DD}	C2/ODT1	ODT				CK_t	CK_c	V _{DD}	F
G	V _{SS}	C0/CKE1	CKE				CS_n	C1/CS1_n	TEN/NF	G
H	V _{DD}	WE_n/ A14	ACT_n				CAS_n/ A15	RAS_n/ A16	V _{SS}	H
J	V _{REFCA}	BG0	A10/AP				A12/BC_n	BG1	V _{DD}	J
K	V _{SS}	BA0	A4				A3	BA1	V _{SS}	K
L	RESET_n	A6	A0				A1	A5	ALERT_n	L
M	V _{DD}	A8	A2				A9	A7	V _{PP}	M
N	V _{SS}	A11	PAR				A17/NF/NC, NF/NC	A13	V _{DD}	N



شکل یک Monolithic Package که وجه تمایز آن با DDP مشخص است.

معیار دوم انتخاب حافظه: بر اساس Rate حافظه است.

روش افزایش Rank نیز به عنوان یکی از مهم ترین روش های افزایش حجم حافظه شناخته می شود. در شکل زیر یک ماژول Single-Rank حافظه 4GB با هشت عدد تراشه DDR4 با حجم هر کدام 512MB (4Gb) با ساختار X8 را مشاهده می کنید.




ماژول Single-Rank حافظه 4GB با هشت عدد تراشه DDR4 با حجم هرکدام 512MB (4Gb) با ساختار X8

همان طور که می دانید در برخی FPGA ها، می توان دو عدد کنترل کننده DDR پیاده کرد. با این اوصاف اگر از دو کانکتور DIMM استفاده کنیم (که به آن Double Slot می گویند)، می توان با در نظر گرفتن Rank هرکدام، اتصال را به صورت شکل زیر انجام داد. برای بررسی انواع دیگر اتصال یک یا دو Slot به FPGA، به برگه اطلاعات هر FPGA رجوع گردد. در بخش



اول شکل زیر، یک Slot به صورت Single Rank به FPGA متصل شده است. در بخش دوم شکل زیر، یک Slot به صورت Dual Rank به FPGA متصل شده است. در بخش سوم تصویر، دو Slot هر کدام به صورت Dual Rank به FPGA متصل شده‌اند. در بخش چهارم، دو Slot به صورت Single Rank به FPGA متصل شده‌اند.



روش اتصال دو کانکتور UDIMM و با در نظر گرفتن Rank یک و دو برای هر کدام برای DDR3 و DDR4



قطعه SPD در ماژول های DDR

در ماژول های DIMM، یک عدد E2PROM دارای حسگر دما وجود دارد که به آن ابزار سریال پیش شناسایی (Serial Redetect) یا SPD می گویند. این واحد وظیفه فراهم کردن داده های مورد نیاز جهت شناسایی ماژول DDR به کنترل کننده و سیستم عامل را بر عهده دارد. داده های موجود بر روی این حافظه شامل حجم، فرکانس، ساختار (8X و ...) و همچنین CAS Latency و مواردی از این دست هست. محتویات SPD برای ماژول های DIMM مبتنی بر DDR3 در جدول زیر آورده شده است.

SPD Hex Values	Function Described	Byte Number
92	DDR3-CRC RANGE, EEPROM BYTES, BYTES USED	0
5	DDR3-SPD REVISION	1
0B	DDR3-DRAM DEVICE TYPE	2
1	(DDR3-MODULE TYPE (FORM FACTOR	3
2	DDR3-SDRAM DEVICE DENSITY & BANKS	4
12	DDR3-SDRAM DEVICE ROW & COLUMN COUNT	5
0	DDR3-BYTE 6 RESERVED	6
0	DDR3-MODULE RANKS & DEVICE DQ COUNT	7
0B	DDR3-ECC TAG & MODULE MEMORY BUS WIDTH	8
52	DDR3-FINE TIMEBASE DIVIDEND/DIVISOR	9
1	DDR3-MEDIUM TIMEBASE DIVIDEND	10
8	DDR3-MEDIUM TIMEBASE DIVISOR	11
0C	(DDR3-MIN SDRAM CYCLE TIME (TCKMIN	12
0	DDR3-BYTE 13 RESERVED	13
7C	(DDR3-CAS LATENCIES SUPPORTED (CL4 => CL11) (LSB	14
0	(DDR3-CAS LATENCIES SUPPORTED (CL12 => CL18) (MSB	15



SPD Hex Values	Function Described	Byte Number
6C	(DDR3-MIN CAS LATENCY TIME (TAAMIN	16
78	(DDR3-MIN WRITE RECOVERY TIME (TWRMIN	17
6C	(DDR3-MIN RAS# TO CAS# DELAY (TRCDMIN	18
30	(DDR3-MIN ROW ACTIVE TO ROW ACTIVE DELAY (TRRDMIN	19
6C	(DDR3-MIN ROW PRECHARGE DELAY (TRPMIN	20
11	DDR3-UPPER NIBBLE FOR TRAS & TRC	21
20	(DDR3-MIN ACTIVE TO PRECHARGE DELAY (TRASMIN	22
8C	(DDR3-MIN ACTIVE TO ACTIVE/REFRESH DELAY (TRCMIN	23
70	DDR3-MIN REFRESH RECOVERY DELAY (TRFCMIN) LSB	24
3	DDR3-MIN REFRESH RECOVERY DELAY (TRFCMIN) MSB	25
3C	(DDR3-MIN INTERNAL WRITE TO READ CMD DELAY (TWTRMIN	26
3C	(DDR3-MIN INTERNAL READ TO PRECHARGE CMD DELAY (TRTPMIN	27
0	DDR3-MIN FOUR ACTIVE WINDOW DELAY (TFAWMIN) MSB	28
F0	DDR3-MIN FOUR ACTIVE WINDOW DELAY (TFAWMIN) LSB	29
82	DDR3-SDRAM DEVICE OUTPUT DRIVERS SUPPORTED	30
5	DDR3-SDRAM DEVICE THERMAL & REFRESH OPTIONS	31
80	DDR3-MODULE THERMAL SENSOR	32



SPD Hex Values	Function Described	Byte Number
0	DDR3-SDRAM DEVICE TYPE	33
0	DDR3-RESERVED BYTES 34-59	59-34
3	(DDR3-MODULE HEIGHT (NOMINAL	60
11	(DDR3-MODULE THICKNESS (MAX	61
0B	DDR3-REFERENCE RAW CARD ID	62
0	DDR3-ADDRESS MAPPING EDGE CONNECTOR TO DRAM	63
0	DDR3-HEAT SPREADER SOLUTION	64
4	(DDR3-REGISTER VENDOR ID (LSB	65
B3	(DDR3-REGISTER VENDOR ID (MSB	66
3	DDR3-REGISTER REVISION NUMBER	67
0	DDR3-REGISTER TYPE	68
0	DDR3-REG CTRL WORDS 1 AND ZERO	69
50	DDR3-REG CTRL WORDS 3 AND 2	70
55	DDR3-REG CTRL WORDS 5 AND 4	71
0	DDR3-REG CTRL WORDS 7 AND 6	72
0	DDR3-REG CTRL WORDS 9 AND 8	73
0	DDR3-REG CTRL WORDS 11 AND 10	74
0	DDR3-REG CTRL WORDS 13 AND 12	75
0	DDR3-REG CTRL WORDS 15 AND 14	76
0	DDR3-RESERVED BYTES 77-116	116-77
80	(DDR3-MODULE MFR ID (LSB	117
2C	(DDR3-MODULE MFR ID (MSB	118




SPD Hex Values	Function Described	Byte Number
Variable	DDR3-MODULE MFR LOCATION ID	119
Variable	DDR3-MODULE MFR YEAR	120
Variable	DDR3-MODULE MFR WEEK	121
Variable	DDR3-MODULE SERIAL NUMBER	125-122
Variable	DDR3-CRC	127-126
18JBF25672PY-1G4DZ	DDR3-MODULE PART NUMBER	145-128
44	DDR3-MODULE DIE REV	146
5A	DDR3-MODULE PCB REV	147
80	(DDR3-DRAM DEVICE MFR ID (LSB	148
2C	(DDR3-DRAM DEVICE MFR (MSB	149
0	DDR3-MFR RESERVED BYTES 150-175	175-150
FF	DDR3-CUSTOMER RESERVED BYTES 176-255	255-176


- **نکته:** دقت شود که ولتاژ تغذیه E2PROM با نام VDDSPD شناخته شده و در مستند xr-dimm_spec_v20 برای DDR3، بین 3 تا 3.3 ولت و با توجه به مستند M4XS-AGS1QC0J-B برای DDR4 بین 2.2 تا 3.6 ولت هست. البته طبیعی است که این مقدار بسته به نوع تراشه E2PROM مورد استفاده در ماژول تغییر می‌کند.

در ماژول‌های DIMM از نوع DDR تا DDR3 حجم این حافظه 256 Byte و در حافظه‌های DDR4 برابر با 512 Byte هست. این حافظه با پروتکل I2C (نوع خاصی از I2C به نام PMBus) به بیرون ماژول و کنترل‌کننده متصل بوده و آدرس‌دهی این تراشه‌های E2PROM به وسیله سه پایه SA0~2 و در دو شکل زیر صورت می‌گیرد. در شکل اول، ارتباط کنترل‌کننده و E2PROM درون ماژول، با کلاک و داده مشترک در شکل دوم با کلاک و داده غیر مشترک صورت می‌گیرد. همان‌طور که دیده می‌شود، با این روش آدرس‌دهی، کنترل‌کننده می‌تواند با 8 عدد Slot از نوع DIMM ارتباط برقرار کند.

- باید تأکید کرد که SDA و SCL مذکور، در بیرون از ماژول و بر روی برد مادر باید به روش‌های نشان داده‌شده در دو شکل زیر، Pullup شوند و ولتاژ Pullup آن‌ها نیز همان VDDSPD است.



نحوه آدرس دهی به *E2PROM* موجود در ماژول های *DIMM* حافظه های *DDR* برای حالت دیتا و کلاک مشترک *E2PROM*



نحوه آدرس‌دهی به E2PROM موجود در ماژول‌های DIMM حافظه‌های DDR برای حالت کلاک مشترک و داده

غیرمشترک E2PROM

- پایه Event-n در ماژول‌های DIMM توسط حسگر دمایی درون تراشه E2PROM مذکور مورداستفاده قرار گرفته و از طریق آن، رخداد های دمایی به کنترل‌کننده اطلاع داده می‌شود. در صورت عدم استفاده از این پایه مبتنی بر مستند e8-MT16JSF25664HY-1G4D1 از شرکت Micron باید بدون اتصال رها گردد.



جمع بندی

در این مطلب بیان شد که برای شبیه سازی DDR باید UI سیگنال های Command، Address، Clock، DQS، DQ و Control چقدر است. روش انتخاب DDR مناسب برای تراشه کنترلر خود نیاز بیان شد. همچنین این نکته ذکر گردید که دانستن مفهوم Rank، در انتخاب روش های شبیه سازی از اهمیت زیادی برخوردار می باشد. در قسمت بعد از سلسه مباحث صفر تا صد حافظه های DDR به بررسی انواع پیکربندی سخت افزار و پیاده سازی تراشه DDR روی بورد پرداخته خواهد شد.

امیدوارم از این آموزش کمال بهره را برده باشید. در صورت داشتن هرگونه نظر یا سوال درباره این مطلب یا تجربه مشابه اون رو در انتهای همین صفحه در قسمت دیدگاه ها قرار بدید. در کوتاه ترین زمان ممکن به اون ها پاسخ خواهم داد. اگر این مطلب براتون مفید بود، اون رو به اشتراک بگذارید تا سایر دوستان هم بتوانند استفاده کنند. شما میتونید سایر مطالب من رو از [این لینک](#) و یا آدرس LinkedIn من مطالعه و مورد نقد و بررسی قرار بدید. خوشحال می شم هم از طریق Comment ذیل این پست و هم از طریق Email و [LinkedIn](#) با من در ارتباط باشید. همینطور میتونید این مطلب را توی اینستاگرام با هشتگ #microelecom به اشتراک بگذارید و [پیج مایکروالکام](#) (@microelecom) رو هم منشن کنید.